3ra Evaluación: Próximo Jueves 22 de junio.
La Academia ha decidido que se aplique un 3er examen parcial. Este examen cubre solamente el tema de circuitos secuenciales: los flip-flops SR, D, JK y T, el diseño de circuitos secuenciales síncronos y registros de almacenamiento y corrimiento. No incluye el tema sobre la Unidad de Control.
El examen se aplicará el Jueves 22 de junio a la hora de clase.
Cualquier aclaración o duda pueden contactarme a
mi correo.
Sesión del Lunes 19 de Junio: Circuitos secuenciales y la Unidad de Control
En esta sesión les presenté brevemente la
Lógica de transferencia entre registros para tratar de ilustrar el funcionamiento de la
Unidad de Control, que es el circuito secuencial responsable de generar la secuencia de señales de control necesarias para ejecutar las instrucciones en el CPU.
Ciclo de Fetch y Ciclo de EjecuciónEn el Modelo Von Neumann, las instrucciones se ejecutan secuencialmente. Es decir, hasta que se termina la ejecución de la instrucción actual se inicia la ejecución de la siguiente.
Le ejecución se divide en 2 partes:
i) Ciclo de fetch o de carga de la instrucción y
ii) Ciclo de Ejecución.
Sesiones del Jueves 15 y Viernes 16: Práctica de contadores y decodificadores.
En estas dos sesiones realizaron las prácticas 7a.-
Generador de señal de reloj y 7b.-
Contador 74x193 y Decodificador BCD a 7 segmentos.
Sesión del Lunes 12 de Junio: Contadores Módulo m, Johnson y Registros
En la sesión de hoy les presenté los siguientes tipos de contadores:
- Módulo m.
- Johnson o de Anillo.
Tambén platicamos de los
registros de almacenamiento y de los
registros de corrimiento.
Les recomiendo que lean la Sección 18 de las Guías del
Profesor Sandro Costantini.
Les pedí el siguiente material para implementar un generador de pulso de reloj en la sesión del próximo Jueves:
- Un circuito integrado NE555 o equivalente.
- Un capacitor de .01 micro faradios.
- Un capacitor de 10 microfaradios a 16 o más Volts.
- Una resitencia de 1000 Ohms (colores Café,Negro,Rojo).
- Una resistencia de 100,000 Ohms (colores café, negro, amarillo).
Sesión del Viernes 9 de Junio: Diseño de contadores ascendentes/descendentes
En la sesión de hoy les preenté brevemente el procedo de diseño de contadores binarios síncronos ascendentes/descendente.
Les recomiendo vistar la sección 17 de las Guías del
Profesor Sandor Costantini.
Sesión del Jueves 8 de Junio: Práctica 5: Decodificador BCD a display de 7 segmentos.
En la sesiónn de hoy realizaron la Práctica 5:
Decodificador BCD a 7 segmentos.
Sesión del Lunes 5 de Junio: No hubo clase por enfermedad del maestro
Les ofrezco una disculpa por no asistir a clases este lunes, pero estuve enfermo.
Nos vemos el próximo jueves 8 para realizar la
Práctica 5: Decodificador BCD a 7 segmentos. Por favor lleven el material de prácticas y una copia impresa de la guía de la práctica por equipo.
Sesión del Viernes 2 de Junio: Otros tipos de flip-flops y Diseño de Circuitos Síncronos
En la sesión de hoy presenté los flip-flops JK, D (Delay) y T (Toggle).
También les presenté el procedimiento para el
Diseño de circuitos secuenciales síncronos.
Les recomiendo las
Guías del Prof. Sandro Costantini (específicamente guías 12, 13 y 17).
Sesión del Jueves 1 de Junio: Introducción a Circuitos Secuenciales
En la sesión de hoy iniciamos el estudio de circuitos secuenciales. Se componen de un
circuito combinacional al que se agregan
elementos de memoria formando una
trayectoria de retroalimentación.
La información almacenada en los elementos de memoria defien el
estado actual del circuito.
Un circuito secuencial se especifica definiendo: sus entradas, sus salidas y la secuencia de estados en el tiempo.
Estos circuitos se clasifican en:
síncronos y
asíncronos.
En los circuitos secuenciales asíncronos una simple trayectoria de retroalimentación puede fungir como elemento de memoria debido al retrazo de propagación propio de las compuertas.
En los secuenciales síncronos el elemento básico de memoria es el
flip-flop o
multivibrador biestable.
El flip-flop básico es el
SR (Set-Reset).
Les recomiendo esta
referencia que tiene animaciones muy bien elaboradas para repasar lo visto en esta introducción a los circuitos secuenciales:
Sesión del Lunes 29 de Mayo: Unidad Aritmética y Lógica
En la sesión de hoy les presenté una explicación de la Unidad Aritmética y Lógica, que se define como un
circuito combinacional multioperación, que cuenta con entradas de datos, entradas de selección y salidas de datos. Se compone de dos sub-unidades:
- Sub-unidad lógica, basada en un Multiplexor y compuertas básicas.
- Sub-unidad aritmética, basada en un Sumador Paralelo.
Les pedí esta
tarea para el entregar el próximo Lunes 5 de junio.
