Sesión del Lunes 29 de Mayo: Unidad Aritmética y Lógica
En la sesión de hoy les presenté una explicación de la Unidad Aritmética y Lógica, que se define como un
circuito combinacional multioperación, que cuenta con entradas de datos, entradas de selección y salidas de datos. Se compone de dos sub-unidades:
- Sub-unidad lógica, basada en un Multiplexor y compuertas básicas.
- Sub-unidad aritmética, basada en un Sumador Paralelo.
Les pedí esta
tarea para el entregar el próximo Lunes 5 de junio.
Sesiones del Jueves 25 y Viernes 26 de Mayo: Práctica de Sumadores
En estas dos sesiones realizaron la Práctica :
Implementación de Sumadores. En la primera parte implementaron en su protoboard un Sumador Completo y verificaron su Tabla de Verdad. En la segunda parte interconectaron en cascada 6 Sumadores Completos para implementar un Sumador Paralelo de 6 bits, y finalmente probaron su funcionamiento como Sumador y como Restador.
Sesión del Jueves 18 de Mayo: Decodificadores BCD a 7 segmentos y Multiplexores.
En la sesión de hoy continuamos con el tema de circuitos MSI. Hablamos sobre el código BCD (Binary Coded Decimal) y el Decodificador de BCD a 7 segmentos. Para mayor información sobre este tema consulten esta
página.
Posteriormente hablamos de Multiplexores. Este tema lo pueden consultar en esta
página.
Sesión del Viernes 12 de Mayo: 2do. Examen Parcial
En la sesión de hoy se aplicó el Segundo Examen Parcial.
Espero tener listas sus calificaciones el próximo viernes.
Sesión del Jueves 11 de Mayo: Repaso para el 2do examen parcial
En la sesión de hoy enlisté los temas que cubre el 2do examen parcial:
- Algebra booleana: Definición, postulados, teoremas, operaciones básicas, compuertas básicas y formas canónicas.
- Minimización de funciones booleanas usando Mapas de Karnaugh: Mapas de 2,3,4 y 5 variables.
- Circuitos combinacionales: Definición, características y diseño.
El examen se aplicará mañana Viernes 12 de mayo a las 7:00 hrs.
¡Les deseo mucha suerte!
Sesión del Lunes 8 de Mayo: Circuitos MSI
En la sesión de hoy iniciamos el estudio de circuitos MSI. Mencionamos algunas funciones comunes implementadas en circuitos MSI comerciales y estudiamos el Decodificador binario de n a 2
n.
También hablamos de las compuertas universales NAND y NOR y les mostré como implementar las funciones NOT, AND y OR con compuertas NAND.
Para las compuertas lógicas pueden verificar la siguiente
referencia y la sección 5.5 del texto
Lógica digital y diseño de computadoras, de Morris M. Mano.
Acordamos que el próximo viernes 12 de mayo se aplica la 2da evaluación escrita, que cubre los temas:
- Minimización de funciones booleanas.
- Diseño de circuitos combinacionales.
- Compuertas lógicas básicas.
Sesión del Jueves 4 de mayo: Práctica 2
En la sesión de hoy realizaron la
Práctica 2:
Compuertas lógicas en circuitos integrados. Su objetivo es familiarizarse con el uso del protoboard para energizar circuitos de la familia TTL y comprobar las tablas de verdad de las compuertas básicas.
El día de mañana realizaremos la
Práctica 3:
Implementación de funciones booleanas con compuertas lógicas. Impriman la guía de la práctica y lleven su material a clase.
